⑹　伝送ＯＩＳ信号のうちテール部のパンクチャドパターン


		符号化率
		1／5
入力	X	111000
	Y_0	111000
	Y_1	111000
	X’	000111
	Y'_0	000111
	Y'_1	000111

注　X、Y_1、X’及びY'_1を出力する場合は、２度出力することとする。

別記２　ビットインターリーブ

１　物理層パケット単位処理


内符号化した物理層パケットは４列のインターリーバに列方向の順に書き込まれ、奇数行については２列と３列を入れ替え、偶数行については１列と４列を入れ替え、行方向の順に読み出される。



２　ブロック単位処理

内符号化した16個の物理層パケットは、インターリーバに順に書き込まれ、符号化率が１／２、４／７又は２／３の場合は15タップ線形帰還シフトレジスタ、２／７、１／３、４／11、２／５又は４／９の場合は16タップ線形帰還シフトレジスタにより生成された値のアドレスを順に読み出す。


書き込み




注１　インターリーバの大きさは内符号化した16個の物理層パケットの大きさＮとする。

２　線形帰還シフトレジスタにより生成された値がＮ＋１以上の場合は、読み出しをせず、次の値を生成することとする。アドレスがＮの場合には出力アドレスは０とする。

３　15タップ線形帰還シフトレジスタは、次のとおりとする。



４　16タップ線形帰還シフトレジスタは、次のとおりとする。



５　⊕は、排他的論理和の演算素子を表す。